第173o章 奠定江湖地位的一役（1 / 2）

用全新的工艺，重构一款近两年前上市的处理器，很难吗？

难，但好像也不那么难。

之所以用“好像”

这个词，是因为在弯大礼堂内近五百号人的认知里很难的东西，在讲台上那位的讲解中、粉笔下和黑板上，变得出乎预料的简单……

重构指令预取队列，建立“提前预取3条指令”

的队列逻辑。

优化分支预测算法，预期将准确率从原版的百分之四十提至百分之五十五，确保有效预取命中率达百分之七十以上；

优化内存访问，将原版的四周期，设计为35时钟周期的读周期时序，在原版1b寻址空间内实现百分之十四的吞吐量提升，定义地址生成与锁存逻辑，支持ale信号优化；

对工作模式进行扩展，在原本最小最大模式上，新增“混合模式”

，定义单处理器驱动16位外设的控制逻辑，可以直接驱动单色显示da和多色显示cga；

优化中断控制器，重构中断响应通路，将响应时间从2oons压缩至16ons，适配工控和终端等实时控制系统的需求；

分配晶体管资源，增强预取队列、优化a、降低漏电流，确保架构层面平衡性能与功耗；

如何编写a、寄存器堆、指令译码器、预取队列、地址锁存器、中断控制器等模块的rtl代码；

通过门级电路优化，实现关键路径复用、并行化设计，解决35周期读操作的时序瓶颈，避免时钟ske91；

通过“门控时钟”

减少闲置模块开关、“低功耗单元库选型”

降低动态功耗；采用高阈值电压单元优化静态漏电流；

实现io接口电路适配，建立混合模式下的驱动逻辑，确保与256kb以上静态随机存取存储器及外设的兼容性……

工艺参数确认…器件结构优化…晶体管密度规划…时钟生器…电源管理…io驱动电路……

如何搭建验证平台…测试用例设计…静态时序分析…动态功耗仿真…静态功耗分析…时序收敛……

从下午两点多点开始，到差一分钟五点，曲卓用了差不多一百七十分钟的时间，和满满当当的八面黑板，从处理器架构、数字电路设计，到工艺与器件、模拟电路设计，布局规划、单元摆放、时钟树综合、布线，再到验证平台的搭建，时序与功耗设定……

用预期81oo枚晶体管搭建起执行单元，预期枚晶体管搭建起总线接口单元，32oo枚晶体管的中断控制器，28oo枚的电源与时钟管理，15oo枚的混合模式控制器，13oo枚的测试与调试接口，4ooo枚的io接口电路……

预期总计共枚晶体管，在8o86的基础上以os工艺进行了完整的重构和全面升级……

全程捞干货，对所有关键问题都给出了明确的设计指导，关键点也全都进行了虽快，但详细的阐述。

讲的太快，知识点太密集，以至于台下所有人根本来不及在笔记本上记录。

好在，曲某人有先见之明，提前让工作人员多搬来几块黑板，所有关键内容，都完整的保留了下来。

每个人除了集中注意力努力的听，唯一能做到只有瞅空隙在本本上简写记下遇到的问题。

曲某人开讲前说了，不要因为一个人的不解，影响了所有人的节奏。

有问题不急，后面会留出专门的时间给大家答疑……

当曲卓终于停下滔滔不绝，再次抬腕看表，确定自己在五点前完成了全部讲解，做到了开始前夸下的海口，才拿起讲台边早已凉透的水杯，一口气干了半杯。

曲卓喝水的时候，台下小五百号人总算从长时间持续的专注状态中抽离出来，疲惫感不可抑制的弥散全身。<